<div dir="ltr"><div class="gmail_extra"><div class="gmail_quote">On Thu, Jan 25, 2018 at 2:46 AM, Peter Gutmann <span dir="ltr"><<a href="mailto:pgut001@cs.auckland.ac.nz" target="_blank">pgut001@cs.auckland.ac.nz</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">Tony Arcieri <<a href="mailto:bascule@gmail.com">bascule@gmail.com</a>> writes:<br>
<br>
>For an architecture like lowRISC (based on Berkeley's Rocket RISC-V core, I<br>
>believe), the answer is, for every word of memory (i.e. 64-bits) include a<br>
>set of attribute bits that control a number of rich attributes.<br>
<br>
</span>How are you going to convince memory manufacturers to add the extra bits to<br>
their memory chips?  Or memory access controller designers to design custom<br>
controllers to deal with the extra bits?  Or customers to pay the same rate<br>
for 10% (or whatever) less usable RAM?<br></blockquote><div> </div><div>The market for ECC RAM is modest but shows how good a question this is.<br>For solving this problem a wider device even if part is unused can establish</div><div>a proof of concept.</div><div><br>Compared to data loss or penalties for data loss or breach early adopters</div><div>might just ignore the cost of unused bits and invest.<br>Memory chips are narrow and long or wide.   I believe building a memory</div><div>module is not a show stopper.   The chips to load the PWB are off the shelf.</div></div><br clear="all"><div><br></div>-- <br><div class="gmail_signature" data-smartmail="gmail_signature"><div dir="ltr">  T o m    M i t c h e l l</div></div>
</div></div>