<div dir="ltr"><div class="gmail_extra"><div class="gmail_quote">On Thu, Jan 25, 2018 at 2:46 AM, Peter Gutmann <span dir="ltr"><<a href="mailto:pgut001@cs.auckland.ac.nz" target="_blank">pgut001@cs.auckland.ac.nz</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">How are you going to convince memory manufacturers to add the extra bits to<br>
their memory chips?  Or memory access controller designers to design custom<br>
controllers to deal with the extra bits?  Or customers to pay the same rate<br>
for 10% (or whatever) less usable RAM?<br></blockquote></div><div class="gmail_extra"><br></div>For SoCs with onboard RAM this isn't an issue.</div><div class="gmail_extra"><br></div><div class="gmail_extra">For slotted ram, the memory controller can still use page-level attributes ala KPTI. The tricky part is cache, and that can have the tag bits (as an alternative to a partitioned cache others were proposing).</div><div class="gmail_extra"><div><br></div>-- <br><div class="gmail_signature" data-smartmail="gmail_signature">Tony Arcieri<br></div>
</div></div>