<div dir="ltr"><div class="gmail_extra"><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><br>
Date: Wed, 3 Jan 2018 15:37:07 +0300<br>
From: Digital Designer <<a href="mailto:digitaldesigner.mr@gmail.com" target="_blank">digitaldesigner.mr@gmail.com</a>><br><br>
There are mainly two methods against DPA attacks. First one is algorithmic<br>
masking that includes changes in crypto algorithms. For example new S-Box<br>
design in AES. The other one is gate level masking. Are these methods have<br>
licensed or patented? Is there any other company than Rambus that designs<br>
DPA resistant AES IP Cores?<br><br>
</blockquote></div><br></div><div class="gmail_extra">Hi,</div><div class="gmail_extra"><br></div><div class="gmail_extra">Many companies design DPA resistant AES cores: NXP, Infineon, Samsung, ST, and many more.  </div><div class="gmail_extra">Few companies sell DPA resistant AES cores as standalone IPs, just visit <a href="https://www.design-reuse.com/" target="_blank">https://www.design-<wbr>reuse.com/</a></div><div class="gmail_extra">Beware:</div><div class="gmail_extra">- soft IPs (IPs delivered as RTL) are NOT a desirable delivery, you are much better off if you get a synthesized netlist generated by the provider. The best is to get a hard macro.</div><div class="gmail_extra">- typically you need side channel protection all the way from key storage to the AES. So a secure AES is not enough...</div><div class="gmail_extra">Finally some companies sell entire "secure element" IP: something which manage and protect the secret keys, compute AES and optionally other crypto algorithms. If that's of interest you can contact <a href="mailto:web-contact@tiempo-secure.com" style="font-size:13px;box-sizing:border-box;margin:auto;color:rgb(150,196,62);outline:0px;font-family:sans-serif;text-align:justify" target="_blank">web-contact@tiempo-<wbr>secure.com</a> (disclosure: I am working there).</div><div class="gmail_extra"><br></div><div class="gmail_extra">If you think about making "gate level masking" yourself, consider the following:</div><div class="gmail_extra">- Merely using random bits in an AES is usually enough for CRI (Rambus) to call and say that you potentially infringe several of their zillion patents.</div><div class="gmail_extra">- It is a huge effort if you are targeting ASIC, you are almost certainly better off buying an IP. </div><div class="gmail_extra">- If you target an FPGA, you will probably succeed... after many iterations and learning the details of the FPGA fabric inside out. Definitly a fun project!</div><div class="gmail_extra"><br></div><div class="gmail_extra">Best regards,</div><div class="gmail_extra">Sebastien</div><div class="gmail_extra"><br></div></div>