<div dir="ltr"><div class="gmail_extra"><div class="gmail_quote">On Sat, Nov 26, 2016 at 4:06 AM, Watson Ladd <span dir="ltr"><<a href="mailto:watsonbladd@gmail.com" target="_blank">watsonbladd@gmail.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class=""><br>
</span>Have you looked at the RDRAND circuit and the on-chip power<br>
distribution network? Your claimed "simple power droop attack" depends<br>
on the output impedance of the power supply and the variance in the<br>
current consumption caused by your instructions. Both are potentially<br>
knowable: did you do the work to know them? Then you have to explain<br>
how your "simple" attack avoids the on chip health checks.</blockquote><div><br></div><div>Yes I looked at the simplified circuit diagram they published, made guesses as to the missing details (W/L, etc), and simulated it in various conditions.  The raw DRNG is _very_ power supply sensitive, counter to Intel claims.</div><div><br></div><div>The output impedance of the power supply generally is not an issue in this sort of attack.  The power droop on the internal rails happens on the order of nanoseconds.  The package impedance is generally far to high for the off-chip caps to have any impact on the attack.  More than likely, all that matters is local capacitance on the power mesh, and the coupling between the devices drawing power and the target device.</div><div><br></div><div>Bill<br></div></div></div></div>