<div dir="ltr"><div class="gmail_extra"><div class="gmail_quote">On Mon, Sep 12, 2016 at 3:30 PM, Henry Baker <span dir="ltr"><<a href="mailto:hbaker1@pipeline.com" target="_blank">hbaker1@pipeline.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><span class="gmail-">At 08:08 AM 9/11/2016, Henry Baker wrote:<br>
>As many people have pointed out, the problem with erasure is that it deals with a concept not captured by normal programming languages, operating systems or computing hardware.<br></span></blockquote><div><br></div><div> </div><div>On the hardware side I just learned that some ARM cores have a mix</div><div>of large and small cores that share memory and cache.  The information </div><div>leak and software reliability risk  is the little cores must always flush </div><div>cache as if they were a big core.     <br>Code could migrate from one to another and the code would not </div><div>be able to know it moved or how wide the cache line is so it must</div><div>assume the largest possible.</div><div><br></div><div><a href="https://en.wikipedia.org/wiki/ARM_big.LITTLE">https://en.wikipedia.org/wiki/ARM_big.LITTLE</a><br><br>Lots of parts lots of differences so the hardware aware bits need to </div><div>cover a lot of implementations some where this is a do not care</div><div>and others where it can prove "interesting".</div><div><br></div><div><br></div><div><br></div><div><br></div></div><div class="gmail_extra"><br></div><br><br clear="all"><div><br></div>-- <br><div class="gmail_signature"><div dir="ltr">  T o m    M i t c h e l l</div></div>
</div></div>