<div dir="ltr"><div class="gmail_extra"><div class="gmail_quote">On Mon, Mar 28, 2016 at 8:00 AM, Phillip Hallam-Baker <span dir="ltr"><<a href="mailto:phill@hallambaker.com" target="_blank">phill@hallambaker.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left-width:1px;border-left-style:solid;border-left-color:rgb(204,204,204);padding-left:1ex">Looking at the S-box discussion, I was reminded that DES was optimized<br>
for hardware implementation. If you are doing crypto in hardware, an<br>
S-Box is probably the most gate efficient way to do it.<br>
<br>
There is a catch though.<br></blockquote><div><br>Yes... I might note that application context matters.</div><div>Streams of data need hardware.</div><div>Single messages are not seriously encumbered or delayed when sent or received</div><div>with modern processors.<br>Advisary decryption is another interesting context. <br>Durable secure storage is yet another.<br></div></div><br><a href="https://blogs.synopsys.com/breakingthethreelaws/2015/02/how-many-asic-gates-does-it-take-to-fill-an-fpga/">https://blogs.synopsys.com/breakingthethreelaws/2015/02/how-many-asic-gates-does-it-take-to-fill-an-fpga/</a><br><br>Given modern hardware choices anything used often enough will </div><div class="gmail_extra">find its way into a hardware accelerator and be optimized.</div><div class="gmail_extra"><br clear="all"><div><br></div>-- <br><div class="gmail_signature"><div dir="ltr">  T o m    M i t c h e l l</div></div>
</div></div>